III. CUESTIONARIO TEÓRICO

Las siguientes preguntas deben contestarse y entregarse en un informe aparte.

4) Modo Protegido - Intel 80386

a) Realizar un diagrama completo del mecanismo de protección de memoria. Explicar cómo se interpreta el selector cuando TI=1 y cuando TI=0.

b) ¿Qué condiciones debe cumplir un selector para poder acceder a un segmento? Explicar la relación entre RPL y DPL.

c) Explicar GDTL, GDTR, RPL, LDTR y los bits G, D, P, S, E y A.

d) Interpretar el contenido CS=A3FFh.

e) ¿Cuántas tablas de descriptores posee el 80386? Explicar cada una y diferenciar tabla de descriptor.

f) Explicar el bit S, cómo selecciona la categoría del descriptor y qué tipos existen.

g) Explicar el funcionamiento de una llamada mediante Call Gate.

h) ¿Para qué se utiliza el TSS respecto del uso del procesador y el cambio de tareas? Explicar su operación e incluir un esquema.


i) ¿Para qué se utiliza la paginación y cómo se relaciona con la segmentación? ¿Qué hace la unidad de paginación?

4.1 Protección y acceso a memoria

4.1.a) Realizar un diagrama completo del mecanismo de protección de memoria del 80386. Explicar cómo se interpreta el selector cuando TI=1 y cuando TI=0.

En modo protegido un registro de segmento no contiene directamente una base de memoria: contiene un selector de 16 bits. El procesador separa ese selector en índice, TI y RPL. El índice elige un descriptor de 8 bytes; TI decide qué tabla se consulta y RPL participa en la comprobación de privilegio. El descriptor aporta base, límite, tipo, nivel de privilegio y bits de control. Luego se verifica el tipo de acceso, el privilegio, la presencia y el límite. Sólo entonces se calcula la dirección lineal como base + offset.

Recorrido de una dirección lógica y controles de protección



Campo	Bits	Interpretación
Índice	15..3	Número de entrada dentro de la tabla seleccionada. Como cada descriptor ocupa 8 bytes, su desplazamiento es índice x 8.
TI	2	TI=0 selecciona la GDT. TI=1 selecciona la LDT actualmente cargada en LDTR.
RPL	1..0	Requested Privilege Level. Expresa el privilegio solicitado por el selector: 0 es el más privilegiado y 3 el menos privilegiado.

TI no indica privilegio. Únicamente elige la tabla: GDT si TI=0, o LDT si TI=1. El privilegio solicitado está en RPL.

4.1.b) ¿Qué condiciones debe cumplir un selector para poder acceder a un segmento? Explicar la relación entre RPL y DPL.

El procesador no acepta un selector sólo porque apunte a una entrada existente. La entrada debe quedar dentro del límite de la tabla, describir el tipo de segmento requerido, estar presente (P=1), permitir la operación solicitada y autorizarla según los niveles de privilegio. Finalmente, el offset debe quedar dentro del límite efectivo del segmento.

Uso del selector	Regla principal	Observación
Datos: DS, ES, FS, GS	EPL = max(CPL,RPL); se exige EPL <= DPL.	Un número mayor significa menos privilegio. También se comprueba lectura/escritura según el tipo.
Pila: SS	CPL = RPL = DPL.	El descriptor debe ser de datos escribible y estar presente.
Código no conforme	DPL = CPL; normalmente RPL <= CPL.	Una transferencia directa no eleva privilegios. Para entrar a código más privilegiado se usa una puerta.
Código conforme	DPL <= CPL.	Puede ejecutarse desde niveles menos privilegiados sin cambiar CPL.

CPL es el nivel actual y se obtiene de los dos bits menos significativos de CS. RPL es el nivel pedido por el selector. DPL pertenece al descriptor. Para segmentos de datos se usa el nivel efectivo EPL=max(CPL,RPL); el acceso se permite cuando EPL <= DPL.

Ejemplo: CPL=2, RPL=3 y DPL=2. EPL=max(2,3)=3. Como 3 <= 2 es falso, el acceso se rechaza.

Registros y bits solicitados

4.1.c) Explicar GDTL, GDTR, RPL, LDTR y los bits G, D, P, S, E y A.

Elemento	Significado
GDTR	Registro con la dirección base lineal y el límite de la GDT.
GDTL	Límite de la GDT: máximo desplazamiento válido dentro de la tabla. El tamaño total es GDTL + 1 bytes.
RPL	Nivel de privilegio solicitado, codificado en los bits 1..0 del selector.
LDTR	Registro que identifica la LDT activa. Conserva un selector visible y una parte oculta con base, límite y atributos.
G	Granularidad del límite. G=0: unidades de byte. G=1: unidades de 4 KiB; límite efectivo=(límite<<12)|FFFh.
D	Tamaño predeterminado. En código: operandos y direcciones por defecto de 16 bits (0) o 32 bits (1).
P	Present. P=1 indica que el segmento o descriptor está presente en memoria.
S	Clase de descriptor. S=1: código o datos. S=0: descriptor de sistema o puerta.
E	Executable. Dentro del tipo de código/datos, E=1 identifica código y E=0 datos.
A	Accessed. El procesador lo coloca en 1 cuando se accede al segmento.

Interpretación práctica del selector

4.1.d) Interpretar el contenido CS=A3FFh.

Descomposición de CS = A3FFh

Índice: bits 15..3	TI	RPL

A3FFh = 1010 0011 1111 1111b

Índice = A3FFh >> 3 = 147Fh = 5247 TI = 1 -> LDT RPL = 3

Desplazamiento del descriptor: 147Fh x 8 = A3F8h

Cálculo	Resultado	Significado
A3FFh >> 3	147Fh = 5247	Entrada número 5247 de la tabla.
(A3FFh >> 2) & 1	TI=1	Se consulta la LDT activa, no la GDT.
A3FFh & 3	RPL=3	Selector pedido con el menor privilegio.
147Fh x 8	A3F8h	Desplazamiento inicial del descriptor dentro de la LDT.

Para que CS pueda cargarse, LDTR debe referir una LDT válida; los bytes A3F8h..A3FFh deben quedar dentro de su límite; el descriptor debe ser de código, estar presente y cumplir las reglas de privilegio. Como es CS, sus bits bajos también pasan a representar el CPL luego de una transferencia válida. El valor RPL=3 no autoriza por sí solo una elevación a anillo 0.

Respuesta corta de examen: CS=A3FFh selecciona la entrada 147Fh de la LDT, con RPL=3; su descriptor comienza en LDT.base + A3F8h.

4.2 Descriptores de segmento y de sistema

4.2.a) ¿Cuántas tablas de descriptores posee el 80386? Explicar cada una y diferenciar tabla de descriptor.

El 80386 define tres clases de tablas de descriptores: GDT, LDT e IDT. Hay una GDT y una IDT activas; pueden existir muchas LDT en memoria, pero sólo una queda seleccionada en LDTR en un momento dado. Una tabla es un conjunto de entradas contiguas. Un descriptor es una entrada individual que describe un segmento, una puerta o una estructura del sistema.

Tabla	Registro asociado	Contenido y función
GDT	GDTR	Global Descriptor Table. Segmentos y objetos del sistema compartidos; también contiene descriptores de LDT y TSS.
LDT	LDTR	Local Descriptor Table. Segmentos privados de una tarea o grupo de tareas. Se selecciona mediante un descriptor ubicado en la GDT.
IDT	IDTR	Interrupt Descriptor Table. Puertas de interrupción, trap y tarea para atender vectores 0..255.

4.2.b) Explicar el bit S, cómo selecciona la categoría del descriptor y qué tipos existen.


El bit S separa los descriptores comunes de los del sistema. Cuando S=1, el campo TYPE describe un segmento de código o de datos. Cuando S=0, TYPE identifica estructuras del sistema o puertas.

S	Categoría	Tipos principales en 80386
1	Código / datos	Datos: sólo lectura o escritura, expansión normal o hacia abajo. Código: ejecución y posible lectura, conforme o no conforme.
0	Sistema / puertas	Descriptor LDT; TSS 286/386 disponible u ocupado; Call Gate; Task Gate; Interrupt Gate; Trap Gate.

4.2.c) Explicar el funcionamiento de una llamada mediante Call Gate.

Una Call Gate es un descriptor de sistema que define un único punto de entrada permitido hacia otro segmento de código. El programa ejecuta una llamada lejana usando un selector que apunta a la puerta. La CPU verifica que max(CPL,RPL) <= DPL de la puerta y luego valida el descriptor de código destino. La puerta contiene el selector y el offset de entrada, por lo que el llamador no puede elegir una dirección arbitraria dentro del segmento privilegiado.

Transferencia controlada mediante Call Gate



Si la llamada cambia a un nivel más privilegiado, la CPU toma del TSS el par SS:ESP correspondiente al nuevo CPL, cambia de pila, conserva en la nueva pila el contexto de retorno y transfiere la cantidad de parámetros indicada por la puerta. Después carga CS:EIP con el destino. El retorno se efectúa con una instrucción de retorno lejano, restaurando también la pila anterior cuando corresponde.

> Idea clave: la Call Gate no es código; es un descriptor que autoriza, valida y fija el punto de entrada a código de otro nivel.

4.3 Task State Segment (TSS)


4.3.a) ¿Para qué se utiliza el TSS respecto del uso del procesador y el cambio de tareas?

El Task State Segment es una estructura de memoria que reúne el estado necesario para una tarea del 80386. En un cambio de tarea por hardware, el procesador guarda en el TSS saliente los registros de ejecución y carga desde el TSS entrante el nuevo contexto. Así cada tarea puede reanudar su ejecución donde fue suspendida. El descriptor TSS reside en la GDT y el registro TR identifica el TSS activo.

El TSS también es importante cuando no se usa el cambio completo de tarea por hardware: contiene SS0:ESP0, SS1:ESP1 y SS2:ESP2, que la CPU usa para elegir una pila segura al pasar a un nivel más privilegiado mediante una interrupción o una puerta.

4.3.b) Explicar su operación e incluir un esquema del TSS.

Esquema funcional del TSS de 32 bits



Grupo de campos	Función
Backlink	Selector del TSS anterior; permite retornar de tareas anidadas mediante IRET y NT.
SS0:ESP0, SS1:ESP1, SS2:ESP2	Pilas utilizadas al ingresar a los niveles de privilegio 0, 1 y 2.
CR3	Base del directorio de páginas de la tarea; permite un espacio lineal distinto.
EIP, EFLAGS y registros generales	Punto de reanudación y estado de cálculo de la tarea.
ES, CS, SS, DS, FS, GS y LDTR	Selectores que reconstruyen el entorno segmentado.
T e I/O map base	Control de trap de tarea y ubicación del mapa de permisos de puertos de E/S.

Secuencia simplificada de cambio de tarea

- 1. Una instrucción JMP/CALL, una Task Gate, una interrupción mediante Task Gate o un IRET con NT solicita el cambio.
- 2. La CPU valida el descriptor TSS: tipo correcto, presencia, límite y privilegios.
- 3. Guarda el estado de la tarea actual en su TSS.
- 4. Actualiza los bits busy y, si existe anidamiento, el backlink.
- 5. Carga CR3, EIP, EFLAGS, registros generales, selectores y LDTR desde el nuevo TSS.
- 6. Al cargar cada selector vuelve a validar descriptores y privilegios; después continúa en el nuevo EIP.

Diferencia que conviene decir en el oral: el TSS puede guardar un contexto completo en un cambio de tarea por hardware, pero también suministra sólo las pilas de privilegio cuando el sistema operativo cambia tareas por software.

4.4 Paginación

4.4.a) ¿Para qué se utiliza la paginación y cómo se relaciona con la segmentación?


La paginación traduce direcciones lineales a direcciones físicas en bloques de tamaño fijo. Permite memoria virtual, aislamiento entre tareas, protección por página y asignación no contigua de memoria física. En el 80386 la segmentación ocurre primero: selector + offset producen una dirección lineal. Si CR0.PG=1, la unidad de paginación traduce esa dirección lineal; si está deshabilitada, la dirección lineal se usa directamente como física.


> Segmentación y paginación no son alternativas en el recorrido: la segmentación siempre forma la dirección lineal; la paginación, si está activa, la vuelve a traducir.

4.4.b) ¿Qué hace la unidad de paginación y cómo funciona?

Con páginas de 4 KiB, la dirección lineal de 32 bits se divide en tres campos. Los 10 bits superiores eligen una entrada del directorio, los 10 siguientes una entrada de la tabla y los 12 inferiores son el desplazamiento dentro de la página. CR3 contiene la base física del directorio.

Paginación de dos niveles del 80386 (páginas de 4 KiB)





Cada PDE/PTE valida presencia y permisos. Si algo falla: #PF y CR2 conserva la dirección lineal.

Validaciones realizadas por la paginación

Bit / elemento	Función
P	Present. Debe estar en 1 tanto en PDE como en PTE para que la traducción sea válida.
R/W	Controla escritura. Combinado con el nivel de privilegio y CR0.WP determina si una escritura está permitida.
U/S	Usuario o supervisor. Una página de usuario requiere U/S=1 en todos los niveles recorridos.
A	Accessed. La CPU lo activa cuando utiliza la entrada.
D	Dirty. En la PTE, la CPU lo activa cuando escribe en la página.
TLB	Caché interna de traducciones recientes; evita recorrer las tablas en cada acceso.
#PF y CR2	Si falla presencia o permiso se genera Page Fault (vector 14); CR2 conserva la dirección lineal que produjo la falta.

La dirección física final se obtiene combinando la base del marco indicada por la PTE con el offset de 12 bits. Las protecciones de segmentación ya fueron comprobadas antes; la paginación agrega una segunda barrera con granularidad de página.

5. Repaso para defensa oral

Explicación de un minuto

En modo protegido, el 80386 interpreta cada registro de segmento como un selector. El selector decide entre GDT y LDT, elige un descriptor y aporta RPL. El descriptor define base, límite, tipo y DPL. La CPU compara privilegios, presencia y límite; si todo es válido obtiene una dirección lineal. Si la paginación está activa, esa dirección recorre directorio y tabla de páginas hasta formar la dirección física. Las Call Gates permiten entrar de manera controlada a código más privilegiado y el TSS conserva contexto y pilas de privilegio.

Preguntas rápidas que pueden tomar

Pregunta	Respuesta breve
¿Qué hace TI?	TI=0 elige GDT; TI=1 elige la LDT activa.
¿Qué diferencia hay entre RPL y DPL?	RPL viene en el selector y expresa lo solicitado; DPL está en el descriptor y expresa quién puede acceder.
¿Qué es CPL?	El privilegio actual, tomado de los bits bajos de CS.
¿Cómo se valida un dato?	EPL=max(CPL,RPL) y debe cumplirse EPL<=DPL.
¿Qué indica S?	S=1 código/datos; S=0 sistema/puertas.
¿Para qué sirve una Call Gate?	Para transferir control a un punto fijo de código de otro nivel, con comprobaciones de privilegio.
¿Para qué sirve el TSS?	Guarda contexto para tareas por hardware y entrega pilas al cambiar de privilegio.
¿Qué dirección recibe la paginación?	La dirección lineal producida por la segmentación.
¿Qué guarda CR3?	La base física del directorio de páginas.
¿Qué ocurre en un Page Fault?	Se genera #PF; CR2 guarda la dirección lineal causante y el código de error explica el motivo.

Regla para recordar privilegios

En x86, 0 es más privilegio y 3 es menos. Por eso la desigualdad parece invertida: para datos, un acceso es aceptable cuando max(CPL,RPL) <= DPL.

6. Referencias

[1] Intel Corporation. Intel 80386 Programmer's Reference Manual, 1986. Capítulos 5 a 9: protección, administración de tareas y paginación.

[2] Intel Corporation. Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3A: System Programming Guide, Part 1. Capítulos 3 (Protected-Mode Memory Management), 5 (Protection), 7 (Task Management) y 6 (Interrupt and Exception Handling).

[3] Intel Corporation. Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3A. Secciones sobre segment selectors, segment descriptors, privilege checking, Call Gates, TSS y 32-bit paging.